Title:プロセッサの方式


ＣＩＳＣ ＲＩＳＣ
複合命令セットコンピュータ 縮小命令セットコンピュータ
Complex Instruction Set Computer Reduced Instruction Set Computer
実装方式 マイクロプログラム（ファームウェア） ワイヤードロジック
命令語長 命令ごとに異なる。長い。 固定、短い。
メリット 高機能命令を実装できる。 一命令の処理が単純で高速化しやすい。パイプライン向き
デメリット １命令の内部構造が複雑になる。パイプラインには不向き。 １命令では単純な処理しかできない。


Ｔｉｔｌｅ：プロセッサの構成

制御装置 主記憶に記憶されているプログラムの命令を１つずつ読み出して解読し、その命令の内容によって各装置を制御する装置です。
演算装置 制御装置の指示に従って算術演算、論理演算、比較などを行う装置です。
レジスタ プログラムカウンタ ＰＣ 実行する命令の格納アドレスをもつ。命令がフェッチされると自動的に＋１される。
命令レジスタ ＩＲ 主記憶から読み出した命令を格納する。
汎用レジスタ ＧＲ データの一時的な保持や演算結果の格納など、使い方を自由に決められる。
スタックポイント ＳＲ スタックの先頭アドレスを保持
グローバルポイント ＧＰ 静的領域の先頭アドレスを格納する。
インデックス（指標）レジスタ アドレス修飾に使われる。
ベース（基底）レジスタ プログラムの先頭アドレスを保持


プログラムのロード


命令の実行

① 命令フェッチ
② 命令解読
③ オペランドのアドレス計算
④ オペランドフェッチ
⑤ 実行


オペランドのアドレス計算

アドレス指定方式の種類


即値アドレス指定方式 アドレス部に、対象データそのものが入っている。
直接アドレス指定方式 アドレス部に、対象データが格納されている主記憶上のアドレス（有効アドレス）が入っている。絶対アドレス指定方式
関節アドレス指定方式 アドレス部に指定するアドレスに、対象データが格納されている主記憶上のアドレスが入っている。
インデックス（指標）アドレス指定方式 アドレス部に、インデックス（指標）レジスタ番号と基準となるアドレスの増分値が入っている。
有効アドレス＝インデックスレジスタの内容＋増分。配列などに適している。
ベース（基底）アドレス指定方式 アドレス部に、ベース（基底）レジスタ番号とプログラムの先頭からの差分が入っている。
有効アドレス＝ベースレジスタの内容＋差分。ベースレジスタには、再配置可能プログラムを主記憶に配置したとき、その先頭アドレスがＯＳにより設定される。
相対アドレス指定方式 アドレス部で指定するアドレスとプログラムカウンタ（ＰＣ）の値を加算した値が有効アドレスとなる。


主記憶上のデータのバイト順序

バイトオーダ
ビックエディアン ｂｉｇ　endian
リトルエディアン little endian
ウォツチドックタイマ システムの異常　検知　タイマ



Title：割込み制御

割込み Interrupt あるプログラムの実行中に何らかの要因により、実行中のプログラムを一時中断し、その割込み要因に応じた処理を行うこと
PSW Program Status Word プログラムの実行に必要な情報
多重割込み
マスカブル割込み 抑制できる
ノンマスカブル割込み 抑制できない


割込みの種類



内部割込み プログラム割込み 0除算、オーバーフロー、記憶保護例外ｅｔｃ不正な処理が行われた場合に発生する。
SVC割込み スーパバイザコール。カーネルに処理を依頼するために発生する割込み。入出力命令、ＯＳの重要な機能の利用
ページフォールト 主記憶上に存在しないデータにアクセスしたときに発生する。
外部割込み タイマ割込み プログラムに割り当てられた所定時間が終了したときに発生する。
コンソール割込み 操作員が手動により行う割込み。
入出力割込み キーボードなどの入出力操作。ディスク装置からの読込み終了。
機械チェック割込み ハードウェア障害。最も優先度が高い。